SystemVerilog verifitseerimiseks
Väga edukal teisel väljaandel põhinev SystemVerilog for Verification: A Guide to Learning the Testbench Language Features laiendatud väljaanne õpetab kõiki SystemVerilogi keele verifitseerimisfunktsioone, pakkudes sadu näiteid kontseptsioonide ja põhitõdede selgeks selgitamiseks.
